回看板
Disp BBS
作者 april75 (april75)
標題 Re: [請益] 純軟往ic演算法易遇到的困難
時間 Wed Jan 24 16:52:59 2024

純軟往ic會遇到的最大困難
就是你之前的學校夠不夠好
科系正不正確而已

verilog說穿了就是比c++簡單
熟c++的要轉verilog根本完全沒難度
但為什麼想轉卻沒人要？
就是學校不夠好科系不正確而已

因為ic的缺就是遠比軟體少
所以ic就是有資格這樣挑人

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.216.131.12 (臺灣)
※ 作者: april75 2024-01-24 16:52:59
※ 文章代碼(AID): #1biC_jte (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1706086381.A.DE8.html
※ 同主題文章:
[請益] 純軟往ic演算法易遇到的困難
01-24 13:20 dhm520
Re: [請益] 純軟往ic演算法易遇到的困難
01-24 16:52 april75
推 loadingN: 你不要這麼專業好嘛1F 01/24 16:55
推 shikemurajy: 確實
最好還純血加實驗室正確2F 01/24 17:02
→ b122771: 同事跳去三線豬屎屋上班後，也說艾希低賽叻僅找四大碩博畢的。但是做出來的艾希還是不太靈光。4F 01/24 17:11
推 SkyFluid: 應該說語言本身不是重點，verilog語法的確沒cpp難。但關鍵是為什麼要這樣設計，時序問題/功耗問題/面積問題，有些算法可以軟體在cpu/gpu上跑，有些就是考慮上述因素後得用專用硬體來實現，而這些你沒有相關經驗根本無法理解。所以大家才挑學校和實驗室（修課/做實驗/研究主題）6F 01/24 17:11
→ b122771: 他也目賭了一組艾希團隊被砍掉。
東西搞爛了。該殺頭還是得殺頭12F 01/24 17:12
噓 Fukker: 最好verilog簡單啦 你要亂寫當然簡單 寫好的都可以發paper拿博士了14F 01/24 17:26
→ hogu134: 這種把Verilog當C在寫的 難怪面試被直接刷掉XD16F 01/24 17:34
噓 color529: 說RTL簡單？你有辦法寫出效能、面積、功耗都最佳的才是真功夫
你的RTL架構夠棒還可以申請專利咧17F 01/24 17:46
噓 kkilljeff: verilog寫code本來就不難，難的是背後要有的數位電路相關知識。做實體IC要考量面積功耗效能。硬體描述語言是寫電路，不是單純寫程式好嗎？20F 01/24 18:05
→ wuyiulin: 奇文共賞23F 01/24 19:10
→ abombterry: 所以說，要對Verilog 很熟，很想做IC設計的人要去哪一間學校以及什麼實驗室唸才對？24F 01/24 19:25

做和演算法有關的當然就會去看你哪個實驗室
其他ic設計說真的就是看tool使用的熟練度
在學校學的那一套在公司用處都不大
一般去公司都要重學一次
但公司當然希望找來的人腦袋夠好
可以最短時間內學的最好
而學校和科系所帶出的學測成績
就是腦袋等級的最好指標

※ 編輯: april75 (49.216.131.12 臺灣), 01/24/2024 19:34:45
噓 k20057: c寫得好verilog就會寫不好因為會用軟體的思維26F 01/24 20:53

--
作者 april75 的最新發文:
點此顯示更多發文記錄