看板 Tech_Job作者 poemsing (___)標題 Re: [請益] 面試被問後段製程為什麼半導體蓋那麼高時間 Wed Dec 14 19:09:01 2022
※ 引述《mytaiwan (轉角遇到困難)》之銘言:
: 如題,面試某科技廠時被問CMP和BEOL這些方向,結果人資問BEOL為什麼要蓋那麼高(示
: 意圖)我說訊號傳遞,人資說能不能再清楚一點,然後我也不知道怎麼掰了。回到家還是
: 在想為什麼要一直堆疊,可是谷歌的結果也是沒答案,各位鄉民知道嗎?
: https://i.imgur.com/EGNtsRB.jpg
認真回覆你的問題,不要說Ptt沒有溫暖
1. 以銅製程CMOS Logic製程而言,channel size從80nm>55>40>28>1x FinFet,
Device尺寸一直微縮,對應就是你BEOL金屬化metal routing線就跟著約細密,
然後DUV黃光曝光有極限,當難以Routing時,就會把走線往上延伸一層,
有點類似BEOL 的Metal +Via當contact用。
BTW, 最容易理解的範例就是例如28nmCOMS下的6T SRAM是需要3層Metal來完成,因為Bit
size太細,M1只是將contact 往上拉騰出空間,M2和M3分別完成BL和WL的走線。
2.部分embedded High voltage製程,為了避免金屬走線電壓差過大,所以必須讓開Metal
space,當空間不足以routing時,就必須往上畫。
3.部分RF元件,必須使用電感,因此會有Ultra thick metal的使用。
4.製程需要電容,其中MOM,就是需要METAL和METAL夾的寄生電容。
總結,
一般成熟的CMOS Logic製程都會提供多種metal option給客戶用,不乏有1P10M的選項,
但是越多層Metal,成本越高,cycle time越長,所以能少一層是一層
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.231.146.46 (臺灣)
※ 文章代碼(AID): #1ZcQxF3d (Tech_Job)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1671016143.A.0E7.html
※ 同主題文章:
Re: [請益] 面試被問後段製程為什麼半導體蓋那麼高
12-14 19:09 poemsing
※ 編輯: poemsing (118.231.146.46 臺灣), 12/14/2022 19:09:36
※ 編輯: poemsing (118.231.146.46 臺灣), 12/14/2022 19:11:56
推 nanpolend: 專業摩爾定律失效也是因為原子間距離太過接近,已經是量子物理的範疇9F 12/14 19:58
推 wer50888: 推 雖然不懂 可是能感受到12F 12/14 20:12
推 j02850: 推優質善心回復14F 12/14 20:22
推 ryu38: 推15F 12/14 20:23
推 WZChen: 推推 善良有料16F 12/14 20:26
推 lovemost: 第四點應該叫MIM
新的1P17M都有了22F 12/14 20:49
推 haha58: 先推 我承認我看不懂25F 12/14 20:58
推 kyle5241: MIM intel 比較強30F 12/14 21:13
推 hsiliang: 推,並沒有越多層越好這件事31F 12/14 21:20
推 badalghost: MIM、MOM其實都有,但設計概念有點差異33F 12/14 21:25
→ VicLien: 這回答 是哪家的RD整合不難猜耶34F 12/14 21:27
推 TTIOP: 推43F 12/14 21:53
推 venomsoul: 喔喔這些關鍵字跟基礎知識真的可以找到更多基礎知識了讚讚50F 12/14 22:19
推 iamgp: 推完還是不懂54F 12/14 22:30
推 GymRat: 這等級是製程界的LeBron 了吧59F 12/14 22:59
--